深圳天地和晟技术有限公司

产品中心Products

ClioSoft

0001
SoS

集成电路研发协同与设计数据管理
设计数据管理提升芯片研发生产力

基本信息
详细信息
产品规格
资料下载

现状问题：由于集成电路设计的复杂性越来越高,设计团队越来越巨大,引入很多问题：
不同工程师间的协作沟通问题；
异地协作沟通问题；
数据混乱问题；
设计数据巨大化问题；
版本控制以及老版本复用问题；
这些问题最终导致设计周期的延迟，以及tape out数据版本出现问题。

解决方案：

Cliosoft针对集成电路设计现状，提出与现有EDA工具无缝连接的一系列解决方案，保证本地/异地工程师之间实时协同以及高效的项目管理，版本控制，保证最终设计数据的安全性,从而保证Tape out数据正确，提高设计团队的工作效率.缩短产品研发周期.
SOS：实现多时区直接设计数据协同合作，不同工程师之间数据协同合作，版本管理，版本控制，版本比对，工作区管理，发布设计版本数据等项目管理功能.
SOS viaDFII ：与Cadence全定制设计平台完全无缝连接的项目管理.并图形化对比电路图与版图不同。
SOS viaLaker：与Spingsoft 的Laker设计平台完全无缝连接的项目管理.
SOS viaCustomDesigner：与Synopsys 的全定制设计平台完全无缝连接的项目管理.
SOS viaPyxis：与Mentor的Pyxis设计平台完全无缝连接的项目管理.
SOS viaADS: 与Agilent的ADS射频设计平台完全无缝连接的项目管理。
SOS EE：针对目前集成电路设计公司IP应用问题，提出整套IP管理方案，对公司内部（自主研发），以及外部（采购）IP进行统一管理，并实时追踪IP使用情况。

应用领域

IC设计服务业
半导体厂设计服务部门
系统设计公司，有大量软件、硬件产品需要协作设计的部门
需要异地开发合作的设计部门
大型团队合作的设计部门

产品特色及优势：

版本管理及控制：
业内最完整的版本控制工具，具有Dynamic link及Smart Cache强大功能；
提供Ascii、Verilog,VHDL,Schematic（cadence），Layout（cadence）格式文件不同版本比对，不同文件比对功能；
可以完整的获得所有使用者档案修改，增减，开启等记录；
单键标注（Tag）整个工作目录下所使用的版本；
资料库快照（Snapshot）设置及查找；

任一版本的调用；

设计协作：

提供最佳异地合作功能；
改善工程师之间的协同问题；
数据共享；
安全控制：
可以任意任务分组，控制组员可读写之目录及档案；
授权等完整的安全控制机制；
软件集成以及硬件资源合理应用：
提供命令模式，易于与EDA工具整合；

与Cadence DFii，Spingsoft Laker，Mentor icstudio，Synopsys CustomDesigner无缝

可以节省硬件的支出，让系统管理员更有效的控制资料的管理与储存；

对于硬件和软件的设计资源，设计者可以更有效的取得及应用；
易用性：
最简易的操作界面，无需管理员，工程师一小时上手；
内建Bug Tracking功能，可通知同组伙伴所需修改之错误；
提供丰富的管理工具及Trigger功能；
实时追踪设计变化；
最终提供精确的Tapeout数据

集成电路芯片研发与设计服务公司规模持续扩大、市场需求稳步提升、市场竞争不断加剧、技术持续进步、产品性能与质量可靠性要求迅速提升，研发周期和产品交付时间急剧缩减，这些都为企业带来严峻的挑战。

集成电路芯片研发与设计服务公司面临的主要管理挑战主要包括：
1. 数据管理挑战
数据管理方面的挑战主要包括：研发数据的中央存储、权限控制、数据安全、版本控制、数据追踪等。
2. 研发协同挑战
研发协同方面的挑战主要包括：团队管理、资源分配与研发监控、并行研发、工具集成、研发数据的中央存储、权限控制、数据安全、版本控制等。
3. 质量管理挑战
质量管理方面的挑战主要包括：研发数据的中央存储、权限控制、数据安全、版本控制、冻结与发布、交付与追踪等。
4. 项目管理挑战
项目管理方面的挑战主要包括：项目启动、项目执行、团队管理、资源分配与研发监控、进度管理、数据管理等。

由于当前集成电路设计规模变得越来越大，设计团队越来越庞大，集成电路项目的技术调整和研发管理带来的居多的问题:

不同工程师间的协作沟通问题；
异地协作沟通问题；
数据混乱问题；
设计数据巨大化问题；
版本控制以及老版本复用问题；

这些问题最终导致设计周期的延迟，以及tape out数据版本出现问题。

ClioSoft以提升集成电路芯片研发团队工作效率为使命，致力于为集成电路芯片研发以及设计服务型企业提供专业高性能的数据管理以及团队协同环境平台，SOS是ClioSoft公司专为行业用户提供的集成电路芯片研发协同和设计数据管理平台。

SOS是连接集成电路芯片研发各环节的协同与数据管理中心，SOS管理平台主要具有以下功能：

简化集成电路芯片的数据管理
强化研发团队之间的有效沟通
实现与广泛EDA工具的无缝连接
确保研发数据的正确性进而改善芯片质量保障机制

准确和高效率地管理设计数据对于集成电路芯片研发项目的成功起着至关重要的作用。可靠的硬件基础设施和强大的数据协作平台的结合为此提供了可能，ClioSoft公司致力于为集成电路芯片研发以及设计服务型企业提供专业高性能的数据管理以及团队协同环境平台。ClioSoft的SOS平台实现与EDA环境的紧密集成，内嵌配套的方法学，辅助以相关的技术培训和服务，将极大改善和提升集成电路芯片研发的效率并确保正确性。SOS的显著优势

包括：提升团队生产力、帮助设计团队在计划的进度内完成项目、有效降低昂贵的再投片机率，因而集成电路芯片研发企业引入ClioSoft数据管理以及团队协同平台可以迅速获得极高的投资回报率。

ClioSoft的SOS集成电路芯片研发协同与设计数据管理方案是一种面向研发的中小型的管理信息化平台，不同于传统的电子设计自动化（EDA）工具，ClioSoft的SOS平台包含了一定的管理理念和最佳实践，同时SOS又不是大型的信息化系统，因而SOS的实施非常简洁，应用风险也较低，企业应用面也集中在研发部门，所以对企业业务的影响以及对现有的管理模式都不会造成大的冲击，这对于技术日新月异、市场竞争急剧恶化的集成电路芯片研发于设计服务型企业而言尤为重要，任何为信息化而信息化的休克疗化都可能置企业于极端恶劣的环境之中。

ClioSoft与EDA工具进行无缝连接，在不改变工程师原有设计流程与设计习惯的前提下，真正的把芯片设计数据与芯片设计流程纳入管理体系当中，保证本地/异地工程师之间实时协同以及高效的项目管理，版本控制，确保研发的高效率以设计数据的准确性和安全性，在保证数据正确的同时提供历史数据的可追溯性，提高设计团队的工作效率，缩短产品研发周期。

芯片研发数据集中统一

在ClioSoft的SOS平台管控下的集成电路芯片研发数据会集中统一存储在服务器上，每个研发和项目管理人员在个字的客户端上应用熟悉的EDA工具或者管理软件，透过Check-In、Check-Out等工具菜单接口或者其它便利的方式（如命令行接口等）可以将设计的数据与主服务器上的项目存储空间交互，存储在主服务器上的集成电路芯片数据和文档资料将会备管控起来，这包括版本管理、访问权限控制、历史追溯等。

ClioSoft的SOS平台实现研发团队的协同

同一个集成电路芯片研发的团队成员共享同一个主服务器上的项目存储空间，这样数据和团队就可以实现高效率正确的协同，如模拟电路和数字电路工程师研发的成果都会自动存储在项目存储区间对应的位置，不同模块研发人员的成果可以互相引用，仿真分析工程师可以方便地编译设计成果并且实现调试和仿真分析，这一切都将变得十分方便简捷和高效率。

ClioSoft的SOS平台实现与EDA工具的紧密集成

ClioSoft提供与常见EDA工具之间的直接接口，集成电路芯片研发工程师可以直接在业已非常熟悉的EDA环境如Virtuoso、Laker、ICStudio、CustomDeigner等中直接控制设计数据的“检入（Check-In）”“检出（Check-Out）”等，无需指导确切的设计数据文件类型和本地存储位置，也无需任何的命令行方式手工检入检出设计结果。

ClioSoft的SOS平台实现芯片研发项目管理

ClioSoft的SOS平台的项目管理功能包括了人员管理和数据管理。在Cliosoft的SOS平台中，项目负责人可以制定项目架构、存储位置、服务器配备等，为芯片研发配备合适的工程师，为工程师分配任务，工程师的设计成果及时动态交付SOS管理平台，项目负责人可以及时评估和监控研发芯片的进度和质量

ClioSoft的SOS平台实现芯片研发质量管理

大型设计公司目前对芯片研发的质量管理尤其重视，由专门独立的部门进行质量考核和质量管理，保证了芯片研发项目的正确性。在没有使用ClioSoft的情况下，由于质量部门人员对设计项目的不了解，经常会造成质量管理流于形式，设计数据不全，设计数据质量考核不完善等问题。目前各大公司通常采用ClioSoft来做独立的质量管理，其完全独立与设计部门，对设计部门提出的里程碑式的数据进行备份管理，并对这些数据有第三方部门进行认证考核，确认设计数据是否达标，达标后纳入库管理模式当中。当需要对外发布的数据全部从质量管理部门考核达标的数据库当中进行发布。保证了最终设计数据的正确性。

[ 返回 ]